Mn3Snの結晶構造(a,b)と磁気構造(c)3個のマンガン(Mn)原子は正三角形の各頂点に位置し、そのスピンは正三角形の1辺に添う形になり、互いに120°ずれて配置されることになる。

次世代メモリはどこまで実用化に近づいたのか

  • このエントリーをはてなブックマークに追加

by [2015年12月03日]

NANDフラッシュメモリの三次元構造化(3D NAND化)が実用段階に入り始めたこともあって、最近では少々影が薄くなっていますが、現在のDRAMやNANDフラッシュメモリに取って代わるべき次世代メモリと呼ばれる新しい構造・方式を採用するメモリの研究開発は地道に、しかし着実に続けられています。

これは、様々な技術的ブレイクスルーによって延命が続けられているものの、現行のDRAMもNANDフラッシュメモリも、物理法則の限界による壁を突破して性能向上し続けることはできないためです。

もっとも、次世代メモリと呼ばれている、あるいはその候補と考えられている各方式も、一部で量産製品の出荷も始まりつつあるものの少なくとも2015年の現時点では未だ技術的に完成の域に達しているとはとうてい言いがたく、実際いずれの方式も帯に短したすきに長し、つまり性能や機能のあちらを立てればこちらが立たずの状態で、DRAMやNANDフラッシュメモリを完全に駆逐・代替できるだけの性能的・経済的なポテンシャルを発揮できていません。

中でも特に低消費電力動作の点で期待されている磁気メモリは、強磁性体を利用する現在の各方式ではいずれの場合でも性能を出すために微細化すればするほどに磁気干渉でエラーが出やすくなるという割と重大な弱点を抱えており、この点の解決が強く求められています。

そんな中、このほど東京大学物性研究所の中辻 知 准教授らの研究グループは、マンガン化合物においてこれまで強磁性体でしか発現しないとされてきた異常ホール効果を世界で初めてスピンが反対向きに揃う反強磁性体で、しかも室温以上の温度で自発的な巨大異常ホール効果として見出したことを発表しました。

磁気メモリ材料開発のこれまでの常識を覆すこの研究成果、どこがどう凄いのか言われてもよくわからない方がほとんどだと思います。

そこで今回は、磁気メモリそのものと、この反強磁性体材料による高密度磁気メモリ実現の可能性について考えてみたいと思います。

在来方式メモリの問題

まずは何故磁気メモリが求められるのか、DRAMやNANDフラッシュメモリに一体どんな問題があるのかを見てみることにしましょう。

DRAMやNANDフラッシュメモリの一番の問題、それは電荷の有無、つまり各メモリセルにおいて電子(電荷)の有無によってビット単位での情報を保持する仕組みを採用する関係で、メモリセル単位でのチップ専有面積のシュリンク(縮小)に限界があることです。

もっとも単純な構成によるDRAMメモリセルの回路図2本の信号線により中央のFET(電界効果トランジスタ)を制御して右下のキャパシタ(コンデンサ)への電圧印加・放電によって情報の書き込み・読み出し・保持が行われる。ただしキャパシタは小容量のため自然放電までの時間が短く、動作中は定期的にデータを読んでは書き直すリフレッシュ動作が必須となる。このような構造であるため、微細化を進めてゆくと必然的にキャパシタ容量も縮小されるため単純なシュリンクでは挙動が安定しなくなったりする

もっとも単純な構成によるDRAMメモリセルの回路図
2本の信号線により中央のFET(電界効果トランジスタ)を制御して右下のキャパシタ(コンデンサ)への電圧印加・放電によって情報の書き込み・読み出し・保持が行われる。ただしキャパシタは小容量のため自然放電までの時間が短く、動作中は定期的にデータを読んでは書き直すリフレッシュ動作が必須となる。このような構造であるため、微細化を進めてゆくと必然的にキャパシタ容量も縮小されるため単純なシュリンクでは挙動が安定しなくなったりする

DRAMの場合、FastPageであろうがSDRAMであろうが、はたまたRDRAMであろうが、どのようなインターフェイス規格に対応しているものであっても最小記憶単位であるメモリセル内での基本的な動作原理はその発明以来変わらず、Bit LineとWord Lineと呼ばれるそれぞれ複数本のアドレス信号線の直交するポイントに1つのトランジスタとキャパシタを組み合わせた回路を置いてメモリセルを構成し、キャパシタ内の電荷の有無をBit Line経由で読み出すことでそのメモリセル内に保持されている情報が0なのか1なのかを判断しています。

さらに、このキャパシタは容量が非常に小さく、また非常にデリケートで、何もしないでいてもすぐ自然放電で電荷が抜け、保持していたデータが破壊されてしまいます(※注1)。

 ※注1:極端なことをいえば、単にデータを読み出しただけでも破壊されます。このため、データ読み出し時には同じWord Line上にある全メモリセルの内容を一旦バッファに読み込んで保存しておき、読み出し完了時にそのバッファ内のデータを該当するWord Line上につながった各メモリセルに書き戻すという作業(実質的なリフレッシュ作業)が行われるほどです。

そのため、データを保持するためにはメモリセルの内容をバッファ回路に読み出して、その内容をもう一度各メモリセルに書き込むことでキャパシタ内の電荷の状態を維持する、リフレッシュという作業が定期的に必要になっています。

こうした仕組みからおわかりいただけるかと思いますが、回路の微細化を進めチップ面積を小さくしてゆくと、各メモリセルでデータ保持を行うキャパシタの容量も必然的に小さくなるため、容量の縮小がある一線を越えてしまうと正常な動作が期待できなくなってしまいます。

DRAM搭載メモリモジュール各種それぞれ基板形状や接続ピン数、実装チップパッケージ、転送方式、動作電圧、それに容量が異なり多種多様だが、いずれもDRAMであって各メモリセルの根本的な部分の動作原理は変化していない。なお、ここに挙げたモジュールはいずれもエラー訂正(ECC)機能を備えたサーバ・ワークステーション向けのモデルで、通常は8の倍数となるメモリチップ数が変則的な値となっている

DRAM搭載メモリモジュール各種
それぞれ基板形状や接続ピン数、実装チップパッケージ、転送方式、動作電圧、それに容量が異なり多種多様だが、いずれもDRAMであって各メモリセルの根本的な部分の動作原理は変化していない。なお、ここに挙げたモジュールはいずれもエラー訂正(ECC)機能を備えたサーバ・ワークステーション向けのモデルで、通常は8の倍数となるメモリチップ数が変則的な値となっている

さらに各メモリセル同士の相互干渉によるエラーが出やすくなったり(※注2)もするので、これまで「ムーアの法則」(※注3)として知られる業界の経験則に従ってシュリンクが続いてきた半導体製造プロセス、特にDRAMのそれは、いまやかつてのような凄まじい勢いでの微細化、大容量化、それに高速化の3要素での性能向上は期待しづらくなってきています。

 ※注2:こうした事情から、将来のDRAMでは信頼性を確保するため、現在はサーバやワークステーションといった高信頼性を特に要求されるジャンルのコンピュータでのみ使用されているECC(Error Correction Code:エラー訂正符号)機能のタブレットやスマートフォンへの搭載が必要になる可能性が高いと考えられるようになってきています。
 ※注3:Intelの創業者の一人であるゴードン・ムーア博士が1965年に唱えた、半導体集積回路の製造の長期的な傾向を論じた経験則。元々はIntel社内での実体験に基づいて書かれた論文中での半導体製造の将来展望を述べたもので、特に公式などを示したものではなかったのですが、その具体的な予測から「集積回路上に形成されるトランジスタの数は1年半ごとに倍になる」という公式が導き出され、一つの指標、あるいは開発目標として半導体産業で利用されてきました。なお、この公式に従えば10年後には10年前と同程度の生産コスト(最小コスト)で得られる半導体集積回路のトランジスタ数は元の100倍強、20年後には1万倍強にまで増大することになりますが、少なくとも今後4年~5年程度先まではこの法則が半導体の実生産に適用し続ける見込みです。

つまり、半導体製造時のフォトレジストのマスクピッチをひたすら狭くする、というこれまでの二次元的なシュリンクによる方法論ではメモリ素子の大容量化が難しくなってくるということ(※注4)なのです。

 ※注4:従来二次元的な回路専有面積の縮小に頼って来たのを方針転換し、半導体回路の積層、つまり三次元的な拡張によってメモリの大容量化や高速化を図る技術的アプローチが大流行しているのはこの限界故のことです。

また、常時電力消費があるということは相応に発熱もあるということで、微細化に合わせてDRAMそのものの駆動電圧を引き下げ、これによって低消費電力化を図るという対策も講じられてきましたが、情報の書き込みや読み出しはともかく保持そのものには基本的に電力消費の要らない=それによる発熱がない不揮発性メモリと比較すると、この面ではやはり不利です。

NANDフラッシュメモリの場合は、不揮発性メモリであるためDRAMのような消費電力問題はあまり考慮する必要が無いのですが、電荷をキャパシタではなくトンネル酸化膜と呼ばれる絶縁体と通常の絶縁膜でサンドイッチされたフローティングゲートと呼ばれる部分で保持することで、そこに蓄えられた電荷の有無によりそのメモリセルのビットが0か1かを判別するという仕組みを採用するという点ではDRAMと大差ありません。

要するに、フラッシュメモリでの微細化の行き過ぎは心臓部であるフローティングゲートの容量不足を招き、正常動作しなくなる恐れがあるということで、微細化に限界があるのはDRAMと変わりがありません。

東芝による三次元NAND型フラッシュメモリの構造および従来方式との比較図従来方式は単純に1層構造の既存回路を重ねて各層を貫通する電極を形成して三次元NAND型フラッシュメモリとして機能するようになっていたが、東芝の新方式では通常型とは発想を変えて、よりシンプルな回路構成を実現した。このように、三次元NAND型フラッシュメモリでも大容量化に適した構造の追及が続いている

東芝による三次元NAND型フラッシュメモリの構造および従来方式との比較図
従来方式は単純に1層構造の既存回路を重ねて各層を貫通する電極を形成して三次元NAND型フラッシュメモリとして機能するようになっていたが、東芝の新方式では通常型とは発想を変えて、よりシンプルな回路構成を実現した。このように、三次元NAND型フラッシュメモリでも大容量化に適した構造の追及が続いている

そのため昨今では二次元的なチップ面積のシュリンク=単位面積あたりの集積度向上を半ば諦め、チップ上に更に回路層を何層も積層することで三次元的に拡張を行い、製造プロセスを変えずに大容量化を図ろう、という考え方がDRAMでもフラッシュメモリでも実用段階に達しつつあります(※注5)。

 ※注5:DRAMだとグラフィックカードでの採用が始まった積層メモリ(Stacked Memory)の一種であるHBM(High Bandwidth Memory)、フラッシュメモリでは3D NANDフラッシュメモリと呼ばれるものが、この階層構造化による三次元的なメモリ構造を実現した初期例ということになります。

もっとも、こういった三次元的な拡張もやがては二次元的なこれまでの半導体と同様にピッチ縮小などの限界を迎えるでしょう。

半導体メーカー各社が(幾分か半信半疑の状況であっても)次世代メモリと呼ばれるDRAMやフラッシュメモリとは異なる新しい記録方式を採用するメモリの研究開発に結構な資金を投下し続けているのは、こうした問題に限らずDRAMやフラッシュメモリには性能向上の限界が近づきつつあることを各社ともに自覚していればこその話なのです。

磁気メモリ

さて、そんな次世代メモリ各方式の中で、有力候補の一つに磁気メモリと呼ばれるタイプのメモリがあります。

この磁気メモリはその名の通り磁性材料を使用して磁気的にメモリ回路を構成するもので、大別すると、極薄の強磁性薄膜と非強磁性薄膜を多数重ねた多層膜による巨大磁気抵抗効果(Giant Magneto Resistive effect:GMR)を使用する磁気抵抗メモリ(Magnetoresistive Random Access Memory:MRAM)と、磁気トンネル接合(Magnetic Tunnel Junction:MTJ)素子のトンネル磁気抵抗効果(Tunnel Magneto Resistance effect:TMR)を利用するスピン注入メモリ(Spin Transfer Torque Random Access Memory:STT-RAM)の2種が存在しており、同じ磁気利用ながらその動作原理が根本的に異なっています。

これらは共に記憶素子を構成する主材料の一つとして強磁性体を利用しているのですが、実はここにこれらのメモリ方式の本格的な実用化を阻む要因があります。

これは、強磁性体は磁気スピンの向きが揃っていて、磁石と同様の性質を備えているために隣接したメモリセル同士で磁気干渉を起こしてメモリ内に保持された情報が破壊される現象が起きやすいためです。

そのため、この種の材料を使用する磁気メモリで情報を安全かつ安定的に保持するには漏れ磁場による干渉対策として各メモリセルの間の距離を大きく取らねばならず、次世代メモリとして本格的に使用する上で避けて通れない条件の一つである高密度化が難しい、という厄介な問題を抱えています。

このほど東京大学物性研究所の中辻 知 准教授らの研究グループが発見した、マンガン化合物(Mn3Sn)における反強磁性体での自発的巨大異常ホール効果現象は、こうした磁気メモリの抱える諸問題の解決につながりうる、重要な現象です。

先にも触れたようにこれまでの磁気メモリでは強磁性体をメモリセルのどこかに使用していて、微細化が進むとその磁気スピンの向きが隣接するセルに含まれる強磁性体のスピン方向と干渉してしまう、あるいはそもそも磁気スピンの方向の揃いが維持できなくなるという重大な問題がありました。

ホール効果の3態左のaは一般的な強磁性体におけるホール効果、bは自発磁化を持つ材料の場合の異常ホール効果、そしてCは自発磁化のない状態でのホール効果の自発的発生を示した模式図である

ホール効果の3態
左のaは一般的な強磁性体におけるホール効果、bは自発磁化を持つ材料の場合の異常ホール効果、そしてCは自発磁化のない状態でのホール効果の自発的発生を示した模式図である

これに対し、反強磁性体で巨大異常ホール効果、つまり外部から磁場をかけずとも物質中に電流を流すだけで電流と垂直方向に電圧が生じる現象が起きるのであれば、スピン同士が反平行、あるいは互いに打ち消し合うような配置をとるこの種の物質の特性から、各メモリセルで記録に用いるこの物質同士を接近させてもスピンが相互に干渉しない/互いに打ち消し合うため正常に動作することが期待できるということになります。

そのため、強磁性体材料を使用する場合と比較して同じ製造プロセスでもより高密度に記憶素子を構成できる=同じサイズでより大容量のメモリを構成できるということになって、俄然磁気メモリの実用化の道が開かれてくることになります。

しかも、反強磁性体の性質として、強磁性体と比較して大幅に高速な動作速度が得られるため、読み書きなどのアクセススピードの向上も期待できます。

この反強磁性体でも巨大異常ホール効果が起きる現象については、最近の研究で理論上存在しうることが示唆されていたのですが、今回それが発見されたわけです。

Mn3Snの結晶構造(a,b)と磁気構造(c)3個のマンガン(Mn)原子は正三角形の各頂点に位置し、そのスピンが互いに反対方向を向こうとした結果、正三角形の1辺に添う形になり、互いに120°ずれて配置された状態で安定することになる

Mn3Snの結晶構造(a,b)と磁気構造(c)
3個のマンガン(Mn)原子は正三角形の各頂点に位置し、そのスピンが互いに反対方向を向こうとした結果、正三角形の1辺に添う形になり、互いに120°ずれて配置された状態で安定することになる

しかも、今回この現象が起きることが発見されたのはマンガン(Mn)と錫(Sn)の化合物で、毒性がなく化学的に安定、マンガンは乾電池、錫は半田に使われていることでも判るように、レアメタルやレアアースと違って入手面での問題が比較的少なく非常に廉価、さらに特に絶対零度近くまで冷却したりせずとも160℃までの室温レベルでこの巨大異常ホール効果が起きるとのことです。

つまり、磁気メモリの実用化を考えると非常に理想的な、口の悪いことを言えば磁気メモリを開発する人々にとって大変に都合の良い材料が見いだされたわけです。

もっとも、今回の研究発表では室温で巨大異常ホール効果を起こし、比較的小さい磁場を与えることで磁化とホール効果での出力電圧反転現象が起きることが、具体的にはわずか数百ガウス程度の小さな磁場でこの材料における自発的異常ホール効果による帯磁が反転し、それに伴ってホール効果の電圧の極性が反転することが観測されたのですが、言ってしまえばこれは「観測した」だけであって、それ以上のものではありません。

現象が確認されただけで、それをメモリセルの中でどのように利用するか、どのようにCPUやGPUなどから読み書きできるようにするのか、という実製品の開発生産段階には達していないのです。

そのため、実際にMn3Snを利用して異常ホール効果による磁気メモリを開発・実用化するまでには、まだまだ沢山のハードルをクリアせねばなりません。

そもそも、出力電圧反転現象で何ボルトを閾値にすれば良いのか、どのような構造にすれば良いのか、あるいはこの古くて新しい材料を使ってどのようにすれば量産製品化が叶うのか、など今後検討されねばならない問題は筆者が思いつくだけでもかなりの数になります。

また、科学技術振興機構のプレスリリースではメモリセルへの書き込み動作として、スピン注入磁化反転をこの材料に対して適用できるのかどうかを研究する必要があることを示しており、問題は未だ山積といったところでしょうか。

とはいえ、それでも今回これまでこの種の材料では「起きない」ことになっていた現象が実際に起きることが明らかになって、しかも素晴らしい特性を示したため、ある意味、これまでよりも格段に研究の難度が下がり大容量磁気メモリの実現が近づいたと言えます。

今後、果たしてそれがそう上手くゆくのかどうか、どこにも保証がないわけですが、この研究成果をうまく応用できればメインメモリとストレージを区別無く同じ磁気メモリで構成し、メインメモリ駆動に必要な消費電力の大幅な縮減も合わせて実現できると期待されます。

▼参考リンク
共同発表:革新的磁気メモリ材料の発見~世界で初めて反強磁性体での異常ホール効果を観測~

PageTopへ