TOSHIBA_BiCSimage_400

東芝・SanDiskとIntel・Micron、相次いで多層化NAND型フラッシュメモリを発表

  • このエントリーをはてなブックマークに追加

by [2015年4月08日]

TOSHIBA_BiCSimage_400

現在の半導体技術には、一つの壁が存在します。

それは、原子や電子のサイズが決まっているため、それを超えたチップの微細化ができないことです。

要は物理法則の壁を超えたチップは作れないということで、近年の半導体製造プロセスのシュリンク(微細化)速度が目に見えて低下しているのも、この壁が近づいてこれまでの製造プロセスでは考えられなかったような問題が次々に現れはじめたことで、その実現に必要となる技術開発の難度が急激に増大しているためです。

NAND型フラッシュメモリの抱える問題

そして、この問題が最も顕著な形で、そして深刻な形で立ちはだかって問題となっているのが、USBメモリやスマートフォンのストレージ、あるいはSDメモリカードなどのメモリカード類に搭載されるNAND型フラッシュメモリです。

というのもメモリでは保存されるデータのオン/オフ情報を保持するメモリセルと呼ばれる回路で情報を保持するのに電子を利用する(※NAND型フラッシュメモリの場合はセルを構成する回路内にある浮遊ゲートと呼ばれる部分の電荷容量によりオンオフが決まる)のですが、微細化が進みすぎてこのメモリセル1個で情報保存に利用できる電子の数が少なくなってしまい(※注1)、またこれ以上微細化すると隣のセルで保持されている電子との距離が近くなりすぎて電気的干渉が起き、その情報の保持を保証できなくなるためです。

 ※注1:メモリセル1個につき電子1個を保持するという状態が最終到達点となります。

つまり微細化しすぎるとデータ喪失が起きたり読み書き時にエラーが起きたりする危険性がこれまでと比べて格段に高くなってしまうのです。

無論、シュリンクした製造プロセスの下での安定的なデータ信頼性を高めるための努力や、読み書き時のエラーを防ぐためのエラー訂正技術の適用、あるいは回路構成そのものに冗長性を持たせる、各浮遊ゲートの間隔を大きくするなどの工夫を凝らすことでそれでも少しずつ微細化が進んではいるのですが、そうした電気的干渉を防ぐための回路面での努力は、結局の所半導体製造プロセスのシュリンクによる効果を相殺してしまうという問題があります。

それゆえ、NAND型フラッシュメモリにおける半導体製造プロセスのシュリンクの限界は、通常の半導体よりも早く表面化してきています。

NAND型フラッシュメモリの問題を解決する多層化

この問題を解決する手段として最有力視されているのが、これまで1層の二次元的な回路配置であったシリコンチップ上に何層もの半導体回路層を重ねて形成する、多層化技術による三次元NAND型フラッシュメモリへの移行です。

これ以上の平面的な密度向上がデータ保存の信頼性や読み書きの安定性を損ねるのならば、平面的な密度を十分信頼できるレベルに留めておいて、これを多層化することで結果として1チップあたりの容量を増大させよう、というのです。

この三次元NAND型フラッシュメモリの開発自体は結構前から始まっていて、例えば東芝は2007年には既にこの方式のフラッシュメモリに必要となる技術を開発したことを公表していました。

しかし、この時期には従来通りの二次元配置のNAND型フラッシュメモリでも十分経済的なレベルで製造プロセスのシュリンクが進んでいて、コスト的に高くつく三次元NAND型フラッシュメモリは、各社で研究そのものは続けられていたものの製品化は行われませんでした。

そのため、実際の三次元NAND型フラッシュメモリの製品化では、2013年の韓国サムスン電子がV-NANDと銘打って製品化した物が先陣を切る形になりました。

もっとも、このサムスン電子による三次元NAND型フラッシュメモリはなかなか層数の増加や製造歩留まりの改善が進まないらしく、それから2年を経た記事執筆時点でも、爆発的な普及を見るには至っていません。

そんな状況下、このほど東芝・SanDiskとIntel・MicronのNAND型フラッシュメモリメーカー大手2陣営が、相次いで三次元NAND型フラッシュメモリの製品化(サンプル出荷)を開始したことを発表しました。

今回はこの2グループの製品を中心に、三次元NAND型フラッシュメモリについて考えてみたいと思います。

東芝・SanDiskとIntel・Micronの新チップ概要

東芝・SanDiskとIntel・Micronの発表した三次元NAND型フラッシュメモリは、それぞれ以下のような特徴を備えています。

○東芝・SanDisk
 方式:MLC(2値/セル)
 層数:48
 容量:16GB(128ギガビット)

○Intel・Micron
 方式:MLC(2値/セル)/TLC(3値/セル)
 層数:32
 容量:32GB(256ギガビット:MLC)/48GB(384ギガビット:TLC)

容量ではIntel・Micronの方が多いが…

 
このスペックだけを見ると、一見同じMLCでの容量が倍となるIntel・Micron陣営の製品の方が優れているように見えます。

単純計算で1層あたりの容量を比較してみると、東芝・SanDiskの製品が約2.67GB/層、Intel・Micronの製品が8GB/層で、1層あたりの容量差が3倍となっていることがわかり、利用している半導体製造プロセスが少なくとも1世代は違うことが推測できます。

両陣営とも各層ごとの半導体製造プロセスやそもそも1チップあたりのダイサイズを公表していないため、具体的な数字が明らかではないのですが、Intelがチップ微細化では世界の最先端を独走するメーカーであることや、通常だと1世代ごとにチップの1辺のサイズが1/√2に縮小される、つまり1世代でチップ面積が約1/2となることから、東芝・SanDisk陣営の製品は回路構成に余裕を持たせている≒書き換え回数上限などの信頼性が高くなるように設計されていることが予測されます。

双方の発表したプレスリリースを読むと東芝・SanDisk陣営が「現行製品と比べて書き込み速度の高速化、書き換え寿命などの信頼性向上を実現しています」としているのに対し、Intel・Micron陣営は「大幅な密度の向上と同時に NAND フラッシュのコストを低減」としていて、同じように多層化技術を適用していても、主眼を置いているポイントが異なっていることが見て取れます。

つまり、東芝・SanDisk陣営はプレスリリースでも言及しているように高信頼性・高耐久性を要求されるデータセンター向けSSDなどを主なターゲットとして三次元NAND型フラッシュメモリを開発しているのに対し、Intel・Micron陣営は大量生産によるコストダウンも含め、数の出る一般パソコン用SSDやUSBメモリ、あるいはスマートフォン内蔵ストレージ用などをターゲットとしている可能性が高いと言えます。

実際、Intel・Micron陣営の製品は比較的低価格で販売されるボリュームゾーンの製品への搭載以外考えられない(※注2)トリプルレベル・セル(Triple Level Cell:TLC)構成の製品を販売する予定であることが明示されており、Intel・Micron陣営が三次元NAND型フラッシュメモリで低価格化の方向性を重視していることは明らかです。

 ※注2:マルチレベル・セル(Multi Level Cell:MLC)と比較して1チップあたりの容量が1.5倍にできる代わり、1セルごとに3値を記録するためデータ読み書きの速度がその分低下し、信頼性も低くなります。

このあたりは両陣営の方針や販売チャネル、それに開発している三次元NAND型フラッシュメモリの構造や特性などの相違が反映された結果と言えます。

どうやって多層化しているのか

東芝による三次元NAND型フラッシュメモリの構造および従来方式との比較図従来方式は単純に1層構造の既存回路を重ねて各層を貫通する電極を形成して三次元NAND型フラッシュメモリとして機能するようになっていたが、東芝の新方式では通常型とは発想を変えてよりシンプルな回路構成を実現した。

東芝による三次元NAND型フラッシュメモリの構造および従来方式との比較図
従来方式は単純に1層構造の既存回路を重ねて各層を貫通する電極を形成して三次元NAND型フラッシュメモリとして機能するようになっていたが、東芝の新方式では通常型とは発想を変えてよりシンプルな回路構成を実現した。

さて、三次元NAND型フラッシュメモリは具体的には一体どのような構造になっているのでしょうか?

東芝・SanDisk陣営の方式

東芝が初期に発表したプレスリリースを見ると、東芝・SanDisk陣営の製品はシリコン基板上にゲート電極と層間絶縁膜を層数分重ねて形成、そこに上から垂直に最下層まで貫通する孔を開けて不純物を含むシリコンを柱状に埋め込んで作るとされています。

さらに、この埋め込まれた柱状シリコン(※注3)とゲート電極層の交点周辺に窒化シリコン膜などを予め形成しておくことで、これらの柱状シリコン群とゲート電極層の各交点が電荷を保持するNANDセルとして機能するようになるのです。メモリセルの電荷保持についてはこの方式を電荷捕獲(チャージトラップ)方式といいます。

 ※注3:一般にこれをシリコン貫通電極(Through Silicon Via;TSV)と呼びます。

これは、三次元NAND型フラッシュメモリの初期から検討されていた、単純な平面構造のNAND型フラッシュメモリを多層構造で積層し、最上層から最下層まで貫通する電極(TSV)を通じて電力やデータのやりとりをするタイプのものと比較すると、各層を形成する度にリソグラフィー処理を行う必要がなく、通常は各層を貫通するためダイサイズに対して回路として利用可能な面積を小さくする電極柱をメモリセルの一部として利用することで有効活用し、しかもデータ読み書きに必要な周辺回路をシリコン電極柱の周囲に最適配置可能であるため、周辺回路の規模を小さく合理化できるという特徴があります。

1層ごとにシリコン基板層形成→リソグラフィー処理を行う従来タイプの場合、この工程ごとに欠陥発生の確率があるため1層ごとの生産コストが単層構造の一般的なNAND型フラッシュメモリと大差なく、良品率が層ごとにかけ算されるため、何の工夫もなく生産すると最終製品の歩留まりがひどく低下するという問題がありました。

その点で、垂直に貫通するTSV周辺に窒化シリコン膜などを形成する必要はありますが、基本的には単純にゲート電極層と層間絶縁膜を交互に重ねて形成し、それらの層に垂直に上から下まで貫通するTSVを埋め込むだけで、層ごとのリソグラフィー処理を基本的に不要とした東芝の方式は、他の種類の半導体の多層化には応用が効きにくいNAND型フラッシュメモリに特化した方式ですが、歩留まり問題の解決策としては有効な手法です。

ちなみに、この東芝・SanDisk陣営の方式はBiCS(Bit Cost Scalable)という名を与えられており、2012年の段階で既に24層構造の三次元NAND型フラッシュメモリの試作が行われたことが公表され、順調に開発が進んでいました。

今回の発表で東芝・SanDisk陣営が48層もの多層化を実現したのも、こうした多層化時の歩留まりが悪化しにくい構造を採用したゆえのものと見ることができるでしょう。

Intel・Micron陣営の方式

早い時期からその構造について発表を行っていた東芝・SanDisk陣営とは異なり、Intel・Micron陣営の三次元NAND型フラッシュメモリはその構造が明らかになっていません。

ただ、通常タイプのIntel製NAND型フラッシュメモリが世代を重ね微細化が進むごとに明らかに信頼性や耐久性が低下していた(=書き換え寿命が短くなっていた)ことや、昨年末に海外の投資家向けニュースでこの三次元NAND型フラッシュメモリの登場時期が報じられた際に最新の通常型NAND型フラッシュメモリよりも古い世代の半導体製造プロセスを使用して製品製造が行われることが示唆されていたことなどから、現行最新の製造プロセスではなく、例えば32nmプロセスや40nmプロセスなどのかなり古い製造技術を基礎として設計が行われている可能性が高いと言えます。

もっとも、東芝・SanDisk陣営の方式の所でも少し触れましたが、通常のNAND型フラッシュメモリを多層化したタイプの三次元NAND型フラッシュメモリ(に限らず多層化された半導体チップ)では給電やデータ通信バスなどのためにその各層間を貫通するTSVを多数埋め込む必要があって、その分だけチップのダイサイズに対して実際にメモリセルに利用できる面積が小さくなるという問題があります。このため、一定の容量を確保するためにチップのダイサイズが大きくなっている可能性があります。

現状ではIntel・Micron陣営が果たしてどのような構造の三次元NAND型フラッシュメモリを開発しているのか今ひとつよくわからない状態なので断言はできないのですが、プレスリリース中でメモリセルの電荷保持方式として浮遊ゲート方式を採用したことだけ明言しています。

これは二次元NAND型フラッシュメモリでこれまで広く用いられてきた方式です。

そのため、この方式を採用していることと合わせ、Intelが元々半導体業界ではかなり早い時期からスタック型マルチチップ・パッケージと呼ばれる三次元半導体積層技術の研究を、それもCPUとその他周辺デバイスの積層を可能とする目的で行っていたことや、層数よりも1層あたりの容量を稼ぐタイプのチップ構成となっていることから、通常の二次元NAND型フラッシュメモリを積層しTSVで貫通させて結合するタイプかそれに近い構造となっている可能性が高いと考えられます。

というのは、CPUメーカーが本業のIntelであれば、NAND型フラッシュメモリに特化した東芝のBiCSのような構造よりも、三次元NAND型フラッシュメモリだけでなくDRAM混載パッケージのCPUや統合プロセッサなどを積層で実現するのに技術を使い回せる通常の二次元NAND型フラッシュメモリを積層して単純にTSVで結線する方式の方が費用対効果の点で有利と考えられるためです。

なお、この種の三次元NAND型フラッシュメモリは次世代不揮発メモリの実用化あるいは二次元NAND型フラッシュメモリにおける液浸リソグラフィ技術による製造プロセスのさらなる微細化などといった技術的なブレークスルーが達成されるまでのストップギャップ(間に合わせ)技術という見方も一部で語られています。

例え間に合わせであっても「こうかはばつぐんだ」

Intel・Micron陣営の三次元NAND型フラッシュアプリケーション(応用製品)の例としてM.2 SSD(チップ背後の基板)を示しており、基板サイズゆえに搭載できるチップパッケージ数が制限される=1チップあたりの大容量化で優位に立てるこの種の製品への普及を期待していることが見て取れる。

Intel・Micron陣営の三次元NAND型フラッシュ
アプリケーション(応用製品)の例としてM.2 SSD(チップ背後の基板)を示しており、基板サイズゆえに搭載できるチップパッケージ数が制限される=1チップあたりの大容量化で優位に立てるこの種の製品への普及を期待していることが見て取れる。

もっとも、例えストップギャップ技術だと言っても、1チップで16GBあるいは32GBのMLC NAND型フラッシュメモリや48GBのTLC NAND型フラッシュメモリが成り立ってしまうのですから、筐体内容積の制約の厳しさから大容量ストレージを内蔵するのが難しいスマートフォンやタブレットなどではこれらの技術・製品は間違いなく福音となるでしょう。

また、Intel・Micron陣営の三次元NAND型フラッシュなら32チップで1TBのMLC SSDが構成できる勘定になります。現在の一般的なSATA接続タイプのSSDが16チャネル同時並列接続タイプのメモリコントローラを搭載している、つまり16個単位のNAND型フラッシュメモリチップを搭載する構造となっていることを勘案すると、480GB~512GB級SSDのさらなる低価格化や現在は価格的になかなか手を出しづらい960GB~1TB級SSDの一般化、あるいは基板サイズなどの物理的制約から大容量モデルの出しづらいM2接続タイプのSSDの容量増大など、この種の大容量三次元NAND型フラッシュメモリの本格普及は冗談抜きでパソコンやタブレット、スマートフォンなどの記憶媒体事情を激変させる可能性があります。

特に1TBクラス以上のSSDが一般化すれば、現状でシステムドライブにSSDを、データドライブにHDを、というハイローミックスが成り立っているパソコン向けストレージが一気に雪崩を打ってSSDのみ搭載へ移行することもありえるでしょう。

大容量モデルでも480GB~512GB品が一般的な現在でさえ、ノートパソコンを中心にSSDのみ搭載の機種が増えているのですから、それが1ドライブあたり1TBのラインを突破するとなるとどこまで普及が進むのか,正直予想もつきません。

先にも触れましたが、現在の二次元NAND型フラッシュメモリでは半導体製造プロセスのシュリンクが進めば進むほど、1セルあたりの書き換え可能回数が減少したり、読み書きの際のエラーレートが上がってしまったりするようになってきており、とりあえず衝撃を与えなければSSDなどとは比較にならないほどの長命(=大きな書き換え可能回数)を期待できるHDDからこれに置き換えるのは、まだまだ勇気と覚悟のいる状況です。

三陣営の三次元NAND型フラッシュメモリが出揃った

以上、東芝・SanDisk陣営およびIntel・Micron陣営が発表した三次元NAND型フラッシュについて見てきました。

先にも触れたとおり、三次元NAND型フラッシュメモリでは韓国のサムスン電子が2013年に先陣を切って24層積層でMLCタイプを、続けて2世代目で32層積層を実現しさらにTLCタイプとして容量を増大させた製品を発表しており、今回の2陣営の製品はそれに続くものです。

現在のNAND型フラッシュメモリメーカーはこれら3陣営に加え、韓国のSK ハイニックスが加わって4陣営が市場競争を繰り広げてきていて、実を言えば過去にはそのSK ハイニックスも三次元NAND型フラッシュメモリの試作品を発表したりしていました。

しかし、同社は東芝・SanDisk陣営から不正な手段でNAND型フラッシュメモリの研究開発内容を入手したことが発覚して東芝から訴訟を起こされ、2014年末になって2億7800億ドル(330億円)の賠償金を東芝に支払うことで和解しました。

この和解以降、SKハイニックスは東芝との提携関係を強化する方向で動いているので、今後同社は独自の三次元NAND型フラッシュメモリを開発するのかどうか怪しい状況となっています。

そのため今回の2陣営の発表で、三次元NAND型フラッシュメモリは主要陣営の製品・方式が一応は出揃ったとみなしてよさそうです。

製品化では先行したサムスン電子の2シリーズは、しかしながら歩留まり向上が進まないことに苦しんでいると伝えられていて、発売時でも予告はされたものの実際にはなかなか製品が発売されず、発売後も価格が高止まり状態になっています。

そうした状況を踏まえると、今回の2陣営の製品も同様の轍を踏むことが危惧されるのですが、上にも記したとおり東芝・SanDisk陣営の製品はこれまでにないセル構造を採用して多層化に最適化した構成をとっており、48層というこれまでの1.5倍の層数を実現してきていることからも、歩留まり問題はサムスンほどひどくないことが期待できそうです。

また、Intel・Micron陣営は元々半導体製造プロセスのシュリンクでは世界の最先端を独走してきたIntelが主導する形となっていることや、同社が三次元半導体積層技術の研究でも同様に世界の最先端に位置してきたことから、また過去の実績から何の勝算もなしに競合他社の製品発表にぶつけるような形での製品発表に踏み切るとは考えにくいため、そこまで不安視することもなさそうです。

次世代不揮発メモリがさっぱり実用段階に到達しない昨今の情勢では、大容量化と信頼性確保を両立できると期待されるこの三次元NAND型フラッシュメモリは成功してくれないと困る技術の筆頭であると言えますが、果たしてその成否やいかに。

▼参考リンク
東芝:プレスリリース (2007-06-12):3次元構造を採用したNAND型フラッシュメモリの新技術を開発
東芝:プレスリリース (2015-03-26):世界初、48層積層プロセスを用いた3次元フラッシュメモリ(BiCS)の製品化について
Micron and Intel Unveil New 3D NAND Flash Memory
東芝:プレスリリース (2014-12-19):韓国SKハイニックス社との訴訟における和解とメモリ事業における協業拡大について

PageTopへ